Memori DDRSDRAM 4Th (DDR 4 SDRAM)

Dalam komputasi, DDR4 SDRAM, singkatan untuk data rate ganda generasi keempat sinkron dinamis random-access memory, adalah jenis sinkron dinamis random-access memory (SDRAM) dengan bandwidth yang tinggi ("data rate ganda") antarmuka, diharapkan akan dirilis ke pasaran sekitar tahun 2013. Ini adalah salah satu varian terbaru dari dynamic random access memory (DRAM), beberapa di antaranya telah digunakan sejak awal 1970-an, dan diusulkan kecepatan penerus yang lebih tinggi dengan teknologi DDR2 dan DDR3. Hal ini tidak kompatibel dengan semua jenis sebelumnya random access memory (RAM) karena tegangan sinyal yang berbeda, antarmuka fisik dan faktor lainnya.ManfaatManfaat utama dibandingkan dengan DDR3 mencakup frekuensi yang lebih cepat jam dan kecepatan transfer data (2133-4266 MT / s dibandingkan dengan DDR3 800-2133 MT / s) dan tegangan rendah (1,05-1,2 V untuk DDR4, dibandingkan dengan 1,2-1,65 V untuk DDR3 ) dengan arus sisa same.DDR4 juga mengantisipasi perubahan topologi. Ini membuang beberapa DIMM per channel yang mendukung point-to-point topologi di mana setiap saluran dalam memory controller terhubung ke satu bank memori DIMM.Switched juga merupakan pilihan diantisipasi untuk server.Pengembangan dan sejarah pasarBadan standar JEDEC mulai bekerja pada penerus DDR3 sekitar tahun 2005, sekitar 2 tahun sebelum peluncuran DDR3 pada tahun 2007. Tingkat tinggi arsitektur DDR4 yang direncanakan selesai pada tahun 2008.Beberapa informasi sebelumnya diterbitkan pada tahun 2007, dan pembicara tamu dari Qimonda asalkan selanjutnya rincian publik dalam presentasi di Agustus 2008 San Francisco Intel Developer Forum (IDF). DDR4 digambarkan sebagai melibatkan proses nm 30 sebesar 1,2 volt, dengan frekuensi bus dari 2133 MT / s "biasa" kecepatan dan 3200 MT / s "penggila" kecepatan, dan mencapai pasar pada tahun 2012, sebelum transisi ke 1 volt pada 2013.Selanjutnya, rincian lebih lanjut yang terungkap pada MemCon 2010, Tokyo (acara industri memori komputer), di mana presentasi oleh sutradara JEDEC berjudul "Waktu untuk memikirkan kembali DDR4" dengan slide berjudul "New roadmap: roadmap Lebih realistis 2015" menyebabkan beberapa website melaporkan bahwa pengenalan DDR4 mungkin atau pasti ditunda sampai 2015. Namun, DDR4 sampel uji diumumkan sesuai dengan jadwal semula pada awal tahun 2011 di mana produsen waktu mulai menyarankan bahwa produksi komersial skala besar dan rilis ke pasar dijadwalkan untuk 2012.DDR4 diharapkan untuk mewakili 5% dari pasar DRAM pada tahun 2013, dan untuk mencapai adopsi pasar massal dan penetrasi pasar 50% sekitar tahun 2015 sebagai tahun 2013, bagaimanapun, adopsi DDR4 telah tertunda dan diharapkan tidak lagi mencapai mayoritas pasar sampai 2016 atau lambat. Transisi dari DDR3 ke DDR4 sehingga mengambil lebih lama dari sekitar 5 tahun yang diambil untuk DDR3 untuk mencapai transisi pasar massal atas bagian DDR2.In, hal ini karena perubahan yang diperlukan untuk komponen lain akan mempengaruhi semua bagian lain dari sistem komputer, yang perlu diperbarui untuk bekerja dengan DDR4.Pada bulan Februari 2009, Samsung divalidasi 40 nm chip DRAM, dianggap sebagai "langkah penting" menuju DDR4 pembangunan sejak tahun 2009, chip DRAM hanya mulai bermigrasi ke 50 nm process.In Januari 2011, Samsung mengumumkan penyelesaian dan rilis untuk pengujian GB DRAM DDR4 modul 2 didasarkan pada proses antara 30 dan 39 nm. Ia memiliki kecepatan transfer data maksimum 2133 MT / s pada 1,2 V, menggunakan teknologi saluran terbuka semu (diadaptasi dari DDR memori grafis) dan menarik daya 40% kurang dari satu modul DDR3 setara.Tiga bulan kemudian pada bulan April 2011, Hynix mengumumkan produksi 2 GB DDR4 modul pada 2400 MT / s, juga berjalan pada 1,2 V pada proses antara 30 dan 39 nm (proses yang tepat tidak ditentukan), menambahkan bahwa itu diantisipasi mulai volume produksi tinggi paruh kedua proses 2012.Semiconductor untuk DDR4 diharapkan untuk transisi ke sub-30 nm di beberapa titik antara akhir tahun 2012 dan 2014.Pada Mei 2012 Micron mengumumkan bertujuan untuk memulai produksi pada akhir 2012 dari 30 nm modul.Pada bulan Juli 2012, Samsung Electronics Co, Ltd, mengumumkan bahwa mereka telah mulai sampling industri pertama 16 GB terdaftar modul dual inline memory (RDIMM) menggunakan DDR4 SDRAM untuk sistem server perusahaan.Pada September 2012 JEDEC merilis spesifikasi akhir DDR4.Persepsi pasar dan prospekPada April 2013, seorang penulis berita di International Data Group (IDG) - sebuah teknologi bisnis penelitian Amerika awalnya bagian dari IDC - menghasilkan analisis persepsi mereka terkait dengan DDR4 SDRAM. Kesimpulan adalah bahwa meningkatnya popularitas komputasi mobile dan perangkat lain yang menggunakan lebih lambat tetapi rendah memori bertenaga, perlambatan pertumbuhan di sektor komputasi desktop tradisional, dan konsolidasi pasar manufaktur memori, berarti bahwa margin pada RAM yang ketat. Akibatnya tampak-untuk harga premium yang digunakan untuk profitabilitas awal ketika memperkenalkan teknologi baru ke pasar, lebih sulit untuk mencapai, dan kapasitas telah bergeser ke sektor lain; produsen SDRAM dan pencipta chipset yang ke mana terjebak dalam "ayam dan telur "situasi di mana, menurut iSupply," Tak seorang pun ingin membayar premi untuk DDR4 produk, dan produsen tidak ingin membuat memori jika mereka tidak akan mendapatkan premi ". Sebuah switch dalam sentimen pasar terhadap komputer desktop dan rilis chipset memiliki DDR4 dukungan oleh Intel dan AMD karena itu bisa berpotensi menyebabkan "agresif" Pertumbuhan.ImplementasiIntel Haswell 2014-E roadmap mengungkapkan penggunaan pertama perusahaan dari DDR4 SDRAM di Haswell-E CPU. 

Deskripsi teknisChip baru akan menggunakan 1,2 V pasokan dengan V pasokan tambahan 2,5 untuk meningkatkan wordline disebut VPP, versus standar 1,5 V chip DDR3, dengan varian tegangan rendah sebesar 1,05 V muncul pada tahun 2013. DDR4 diharapkan akan diperkenalkan pada kecepatan transfer dari 2133 MT / s, diperkirakan naik menjadi potensi 4266 MT / sby 2013. Tingkat transfer minimum 2133 MT / s dikatakan karena kemajuan yang dibuat dalam kecepatan DDR3 yang, karena kemungkinan mencapai 2133 MT / s, meninggalkan keuntungan komersial sedikit menentukan DDR4 bawah speed.Techgage ini ditafsirkan Januari 2011 Samsung teknik sampel sebagai memiliki CAS latency dari 13 clock cycle, digambarkan sebagai sebanding dengan pindah dari DDR2 ke DDR3.Bank Internal meningkat menjadi 16 (bank 4 pilih bit), sampai dengan 8 peringkat per DIMM.Perubahan Protokol meliputi:
    Paritas di bus perintah / alamat
    Bus inversi data (seperti GDDR4)
    CRC pada bus data
    Pemrograman Independen DRAM individu pada DIMM, untuk memungkinkan kontrol yang lebih baik dari terminasi on-die.Peningkatan kepadatan memori diantisipasi, mungkin menggunakan TSV ("melalui-silikon melalui") atau 3D susun spesifikasi DDR4 processes.The lainnya akan mencakup 3D standar susun "dari awal" menurut JEDEC, dengan ketentuan untuk hingga 8 ditumpuk dies.12 X-bit Labs meramalkan bahwa "sebagai hasilnya chip memori DDR4 dengan kepadatan yang sangat tinggi akan menjadi relatif murah" Prefetch tetap di 8N:. 16 dengan kelompok bank, termasuk penggunaan dua atau empat kelompok bank dipilih.DDR4 juga mengantisipasi perubahan topologi. Ini membuang pendekatan multi-bus penurunan digunakan dalam generasi sebelumnya yang mendukung point-to-point di mana setiap saluran dalam memory controller terhubung ke module.This tunggal mencerminkan tren juga terlihat dalam transisi sebelumnya dari PCI ke PCI Express, mana paralelisme dipindahkan dari antarmuka ke controller, dan kemungkinan untuk menyederhanakan waktu dalam data modern berkecepatan tinggi buses.Switched bank memori juga merupakan pilihan diantisipasi untuk server.Pada tahun 2008, muncul keprihatinan dalam buku Wafer Level 3-D IC Teknologi Proses bahwa unsur-unsur non-scaling analog seperti biaya pompa dan regulator tegangan, dan sirkuit tambahan "telah memungkinkan peningkatan yang signifikan dalam bandwidth tetapi mereka mengkonsumsi daerah jauh lebih mati". Contoh termasuk CRC kesalahan deteksi, terminasi on-die, perangkat keras meledak, pipa diprogram, impedansi rendah, dan meningkatnya kebutuhan untuk amp akal (dikaitkan dengan penurunan bit per bitline karena tegangan rendah). Para penulis mencatat bahwa sebagai akibatnya, jumlah mati yang digunakan untuk array memori itu sendiri telah menurun dari waktu ke waktu 70-78% dengan SDRAM dan DDR1, menjadi 47% untuk DDR2, sampai 38% untuk DDR3 dan berpotensi menjadi kurang dari 30% untuk DDR4.Spesifikasi standar yang ditetapkan untuk x4, x8, perangkat memori x16 dengan kapasitas 2, 4, 8, 16Gib.Encoding CommandMeskipun masih beroperasi di dasarnya dengan cara yang sama, DDR4 membuat satu perubahan besar ke format perintah yang digunakan oleh SDRAM generasi sebelumnya. Sebuah sinyal / perintah ACT baru rendah untuk menunjukkan mengaktifkan (baris terbuka) perintah.Perintah mengaktifkan membutuhkan lebih bit alamat dari yang lain (18 alamat baris bit dalam sebuah 8 Gb bagian), sehingga standar / RAS, / CAS dan / KAMI sinyal dibagi dengan high-order bit alamat yang tidak digunakan ketika / ACT tinggi. Kombinasi / RAS = L, / CAS = H dan / WE = H yang sebelumnya dikodekan perintah mengaktifkan tidak terpakai.Seperti pada SDRAM pengkodean sebelumnya, A10 digunakan untuk memilih varian perintah: auto-precharge pada perintah membaca dan menulis, dan satu bank vs semua bank untuk perintah precharge. Hal ini juga memilih dua varian dari perintah kalibrasi ZQ.Selain itu, A12 digunakan untuk meminta meledak chop: pemotongan dari 8 transfer meledak setelah 4 transfer. Meskipun bank masih sibuk dan tidak tersedia untuk perintah lain sampai 8 kali transfer telah berlalu, bank yang berbeda dapat diakses.Juga, jumlah alamat bank yang telah meningkat sangat. Ada 4 Bank bit pilih untuk memilih hingga 16 bank dalam setiap DRAM: 2 alamat bit Bank (Ba0, BA1), dan 2 bit kelompok bank (BG0, BG1). Ada tambahan pembatasan waktu ketika mengakses bank dalam kelompok bank yang sama, itu lebih cepat untuk mengakses sebuah bank dalam kelompok bank yang berbeda.Selain itu, ada 3 sinyal pilih Chip (C0, C1, C2), yang memungkinkan hingga 8 chip ditumpuk untuk ditempatkan di dalam paket DRAM tunggal. Ini secara efektif bertindak sebagai tiga bank yang pilih bit, sehingga total menjadi 7 (128 bank mungkin).DDR4 perintah encoding / CS BGN, BAN / ACT A17 A16/ RAS A15/ CAS A14/ KAMI A13 A12 A11 A10 A9-0 CommandH - x - Hapus (Tidak ada operasi)L Bank L Row alamat Aktif (mengaktifkan): membuka barisL x T x H H H - x - Tidak ada operasiL x T x H H L x panjang x ZQ KalibrasiL Bank H x HLH x BC x AP Kolom Baca (BC = meledak chop)L Bank H x HLL x BC x AP Kolom Tulis (AP = auto-precharge)L x T x LHH - x - (belum dibagi, milik)L x T x L x T H L x Precharge semua bankL Bank H x x L x LHL Precharge satu bankL x T x L L H - x - SegarkanL mendaftar H 0 0 BMPK Data Modus Membuat register (MR0-MR6)Catatan: x bit "tidak peduli", tetapi harus pada tingkat tegangan yang valid, 0 atau 1., 1866, 2133 dan 2400 MT / s. MT / s (15 kecepatan transfer standar adalah 1.600 (15/12, 14/15, 16/15 dan 18/15 GHz kecepatan clock, double data rate.) 2666 dan 3200 20 / dan 24/15 kecepatan clock GHz) disediakan untuk, tetapi spesifikasi belum lengkap.Pertimbangan desainBeberapa poin kunci untuk IC dan PCB desain diidentifikasi oleh tim DDR4 di Micron:Desain IC:
        VrefDQ kalibrasi (DDR4 "mensyaratkan bahwa kalibrasi VrefDQ dilakukan oleh controller");
        Skema pengalamatan baru ("Bank pengelompokan", ACT_n untuk menggantikan RAS #, CAS #, dan KAMI # perintah, PAR dan Alert_n untuk pengecekan error dan DBI_n untuk data inversi bus);
        Fitur hemat daya baru (Low Power Auto Diri Segarkan, Suhu Terkendali Segarkan, Fine Granularity Refresh Data Bus Inversi, dan CMD / ADDT latency).Papan sirkuit desain:
        Pasokan listrik baru (VDD / VDDQ di 1.2V dan meningkatkan wordline, yang dikenal sebagai VPP, pada 2.5V);
        VrefDQ harus diberikan internal untuk DRAM sementara VrefCA dipasok eksternal dari papan;
        Pin DQ mengakhiri tinggi menggunakan pseudo-terbuka-drain I / O (ini berbeda dari pin CA di DDR3 yang tengah dimanfaatkan untuk VTT).Kemasan modulMemori DDR4 datang dalam modul DIMM 284-pin, mirip dengan DDR-2/DDR-3 240-pin DIMM [34]:. 11 pin spasi lebih dekat (0,85 mm bukan 1.0) untuk menyesuaikan lebih dalam standar 5 1/4-inch (133,35 mm) lebar DIMM, ketinggian meningkat sedikit (31,25 mm/1.23 di bukannya 30,35 mm/1.2 in) untuk membuat sinyal routing yang lebih mudah, dan ketebalan meningkat (sampai 1,2 mm dari 1,0) untuk menampung lebih sinyal lapisan.DDR4 SO-DIMM memiliki 256 pin (bukan 204), spasi lebih dekat (0,5 mm daripada 0,6), dan 1,0 mm lebih lebar (68,6 mm bukan 67,6), tapi mempertahankan yang sama mm tinggi 30.
 Memory jenis DDR3 yang telah beradar cukup luas dan umum digunakan komputer PC, segera digantikan oleh jenis yang lebih baru, yaitu memory DDR4. Micron Technology, perusahaan yang bergerak di bidang semi konduktor hari Senin menyatakan, memory DDR4 akan menjadi penerus DRAM DDR3 dan segera digunakan diberbagai perangkat tahun depan. Perusahaan ini juga telah mulai mengirimkan sampel jenis memory DDR mendatang.

Memory baru jenis DDR4 lebih hemat listrik dan lebih cepat dari memory sebelumnya jenis DDR3, yang ditemukan di sebagian besar komputer baru saat ini. Memory DDR4 juga akan mengalirkan data dengan kecepatan lebih tinggi pada sistem komputer.

Memory DDR pertama kali dibuat untuk digunakan pada server dan dekstop, hingga kemudian digunakan pula untuk laptop. Micron menyatakan, mereka berharap memory DDR4 juga akan mencapai perangkat portable seperti tablet, yang saat ini menggunakan jenis memory low-power dari DDR3 dan DDR2.

Daya yang dibutuhkan oleh DDR4 dipastikan lebih rendah dari memory sebelumnya, yaitu mulai dari 1.2 volt, sementara DDR3 mencapai 1.5 volt. DRAM ini juga akan mentransfer data pada kecepatan tinggi, dengan bus speed mulai dari 2133MHz. Selain itu memory baru dirancang agar dapat memproses read, write dan refresh lebih efisien, sehingga dapat membantu meningkatkan performa aplikasi serta dapat memperoleh informasi dari storage dengan lebih cepat.

Micron dalam suatu pernyataan menyatakan, JEDEC (Joint Electron Devices Engineering Council) organisasi yang menetapkan standar memory diharapkan sudah memutuskan spesifikasi final memory DDR4 pada pertengahan tahun. Sehingga, perusahaan diharapkan sudah bisa memulai produksi masal memory DDR4 pada akhir tahun.

Bagian pertama dari DRAM DDR4 dikembangkan Micron bekerja sama dengan produsen memory Nanya Technology dan nantinya, akan diluncurkan sejumlah unit DDR4 dengan kecepatan transfer maksimum sesuai standar JEDEC mencapai 3.2 gigatransfer perdetik.

Siapkah Kalian UPGRADE Pc Lama anda???